Lưu ý
Mục đích của file này là để độc giả tiếng Việt có thể đọc và hiểu tài liệu nhân kernel dễ dàng hơn, không phải để tạo ra một nhánh tài liệu riêng. Nếu bạn có bất kỳ nhận xét hoặc cập nhật nào cho file này, vui lòng thử cập nhật file tiếng Anh gốc trước. Nếu bạn thấy có sự khác biệt giữa bản dịch và bản gốc, hoặc có vấn đề về bản dịch, vui lòng gửi góp ý hoặc patch cho người dịch của file này, hoặc nhờ người bảo trì và người review tài liệu tiếng Việt giúp đỡ.
- Bản gốc:
- Người dịch:
Google Translate (machine translation)
- Phiên bản gốc:
8541d8f725c6
Cảnh báo
Tài liệu này được dịch tự động bằng máy và chưa được review bởi người dịch. Nội dung có thể không chính xác hoặc khó hiểu ở một số chỗ. Khi có sự khác biệt với bản gốc, bản gốc luôn là chuẩn. Bản dịch chất lượng cao (được review) được đặt trong thư mục vi_VN/.
Mux ACPI I2C¶
Mô tả hệ thống phân cấp thiết bị I2C bao gồm các mux I2C yêu cầu ACPI Phạm vi thiết bị () trên mỗi kênh mux.
Hãy xem xét cấu trúc liên kết này:
+------+ +------+
ZZ0000ZZ->ZZ0001ZZ--CH00->i2c khách hàng A (0x50) ZZ0002ZZ ZZ0003ZZ--CH01->i2c khách hàng B (0x50) +------+ +------+
tương ứng với ASL sau (trong phạm vi _SB):
- Thiết bị (SMB1)
- {
Tên (_HID, ...) Thiết bị (MUX0) {
Tên (_HID, ...) Tên (_CRS, ResourceTemplate () {
- I2cSerialBus (0x70, Bộ điều khiển được khởi tạo, I2C_SPEED,
Địa chỉMode7Bit, “\_SB.SMB1”, 0x00, Người tiêu dùng tài nguyên,,)
}
- Thiết bị (CH00)
- {
Tên (_ADR, 0)
- Thiết bị (CLIA)
- {
Tên (_HID, ...) Tên (_CRS, ResourceTemplate () {
- I2cSerialBus (0x50, Bộ điều khiển được khởi tạo, I2C_SPEED,
Địa chỉMode7Bit, “\_SB.SMB1.MUX0.CH00”, 0x00, Người tiêu dùng tài nguyên,,)
}
}
}
- Thiết bị (CH01)
- {
Tên (_ADR, 1)
- Thiết bị (CLIB)
- {
Tên (_HID, ...) Tên (_CRS, ResourceTemplate () {
- I2cSerialBus (0x50, Bộ điều khiển được khởi tạo, I2C_SPEED,
Địa chỉMode7Bit, “\_SB.SMB1.MUX0.CH01”, 0x00, Người tiêu dùng tài nguyên,,)
}
}
}
}
}